基于FPGA的直接数字频率合成技术设计
直接数字频率合成(DirectDigital FraquencySyn-thesis即DDFS,一般简称DDS)是从相位概念出发直接合成所需波形的一种新的频率合成技术。它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成技术。当累加器的N很大时,最低输出频率可达Hz、mHz甚至μHz。也就是说:DDS的最低合成频率接近于零频。如果fc为50MHz, 那么当N为48位时,其分辨率可达179nHz。转换时间最快可达10ns的量级,这都是传统频率合成所不能比拟的。但它的不足之处是最高工作频率会受限、噪声和杂波不够理想。
本文引用地址:本设计采用ALTERA公司的FPGA芯片EP1K30TC-144来实现DDS技术。EP1K30芯片属ALTERA公司的ACEX系列,该系列是ALTERA公司着眼于通信、音频处理及类似场合应用而推出的FPGA器件系列芯片,它采用0.22/0.18微米混合工艺,密度从10000门到100000门。所有ACEX系列器件均兼容64bit、66MHz的PCI,并支持锁相环电路。ACEX1K采用查找表(LUT)和EAB(嵌入式阵列块)相结合的结构,可用来实现存储器、专用逻辑功能和通用逻辑功能,每个EBA能提供4096比特的存储空间,每个LE包含4个输入LUT、一个可编程的触发器、进位链和一个层叠链。合理运用进位链能够提高系统运行速度。
EP1K30TC-144的最大系统门数为119000,它有1728个逻辑宏单元数和5个嵌入式阵列块,最大可提供2kB的ROM/RAM位,因而可完全满足DDS设计的要求。
1DDS的实现过程
图1为DDS系统的基本原理图,图中的相位累加器由N位全加器和N位累加寄存器级联而成,可对频率控制字的2进制码进行累加运算,是典型的反馈电路,产生的累加结果的高M位作为ROM查找表的取样地址值,而此查找表中储存了一个周期的正弦波幅度值。显然,此处存储器ROM可以看作一个从相位到正弦幅值的转换器。这样,用ROM的输出值来驱动DAC,然后经滤波即可转换成所需要的模拟正弦波形;同时N位累加输出又可作为全加器的下一轮数据与频率数据相加,直到相位累加器加满产生溢出,从而完成一个周期,也就是DDS信号的频率周期。
- CTPCTcP向左走还是向右走运动护膝邵阳测试笔特殊衡器温控器Frc
- 贝尔控制阀门助力国内单套超大DCC装置一餐边柜打火机柜机潜水泵激光焊机Frc
- 如何选择真正有效的防抄板加密芯片护士服五大连池二手拉床专业饲料屏蔽器Frc
- 科普如何辨别LED灯具的质量安陆电位器晾干架点胶针头护身符Frc
- 中钢协预计冬季限产或不如去年严重木门圆柱导轨填料女士手表测力仪表Frc
- 3月31日齐鲁化工城橡胶价格挂面机苏州投影幕布贴体机保龄球馆Frc
- 盛泽嘉兴两地纯涤纱价格再度下挫扭转弹簧大同锰氧化物化学品船风力发电Frc
- 两高一低存隐忧钢价大幅回升难现黑米面矿筛备件电气石造粒机组防冻液Frc
- 运输包装纸箱的标志充气床垫青岛转换插头美发塑胶地板Frc
- 美国食品包装中禁止使用部分化学物质船板清扫车橱柜代理点光源棒球帽Frc